Pandorex
DEEN
Aktuelle Patente

Xilinx-Anmeldung: Eine Reservespalte für KI-Chips

Veröffentlicht Pandorex Redaktion·2 min Lesezeit
—

Ein Defekt in einer Rechenkachel kann die Nutzbarkeit eines größeren KI-Chips beeinträchtigen. Xilinx beschreibt deshalb eine Matrix mit mindestens einer zusätzlichen Reservespalte. Die US-Anmeldung US20260311794A1 wurde am 8. Oktober 2026 veröffentlicht. Ihr Ziel ist, Chips mit lokalen Fehlern weiter nutzen zu können.

Umleitung vor dem Rechnen

Die Matrix besteht aus verbundenen Kacheln mit Rechen-, Speicher- und Kommunikationsressourcen. Beim Start prüft ein eingebauter Selbsttest die Kacheln; alternativ liest die Hardware eine beim Fabriktest programmierte Fehlerkennung. Eine Bypass-Schaltung isoliert die betroffene Spalte und leitet Daten, Rechenaufgaben und Speicherverbindungen auf die Reserve um. Interne Adressen werden so angepasst, dass Software weiterhin einen zusammenhängenden Speicherraum sieht. Im beschriebenen Beispiel erhält eine Matrix mit drei nutzbaren Spalten eine vierte als Ersatz. Ohne Defekt bleibt diese Reserve inaktiv.

Der Aufbau steht in Hauptanspruch 1 der Originalschrift; Ansprüche 2–5 konkretisieren Fehlererkennung, Schalter, Steuerlogik und Isolation. Die Absätze [0031]–[0035] erläutern Reservespalte, Selbsttest und Fabrikkennung.

Die Grenze liegt beim Start

Die konkret beschriebene Umschaltung erfolgt nur beim Booten: Nach der Initialisierung auftretende Fehler werden durch diesen Mechanismus nicht abgefangen. Eine einzelne Reservespalte reicht zudem nicht für mehrere defekte Spalten. Weitere Reserven brauchen zusätzliche Chipfläche und Schaltlogik. Die Schrift nennt keine gemessenen Ausbeute-, Kosten- oder Leistungswerte und belegt kein verfügbares Produkt.

Dokument und Status

„Artificial Intelligence Engine Array with Redundant Column“: Anmelder XILINX, INC.; US-Anmeldung 19/169,617 vom 3. April 2025. Das Deckblatt weist keine frühere Priorität aus. A1 kennzeichnet eine Anmeldungsveröffentlichung. Den aktuellen amtlichen Verfahrensstand konnten wir am 10. Oktober 2026 nicht unabhängig bestätigen; eine Erteilung ist damit nicht belegt.

Pandorex View: Der Ansatz macht zusätzliche Rechenfläche zur Fertigungsreserve. Ob sich das lohnt, hängt vom Fehleraufkommen und den Kosten der Reserve ab. Für eine Bewertung braucht es Chipmessungen und Ausbeutedaten; allein die Beschreibung eines Umleitungswegs beantwortet diese Frage nicht.

Quellen und Nachweise

Quellen für die Fakten und den Kontext dieses Artikels.

  1. USPTO / XILINX, INC., veröffentlicht am 08.10.2026: US20260311794A1image-ppubs.uspto.gov

So recherchiert und korrigiert Pandorex

Kommentare

Melde dich an, um einen Kommentar zu schreiben.

Nach oben swipen
Nächster Artikel

Hyundai und Kia: Zweiter Strompfad für die Batterieüberwachung beim Parken

Aktuelle Patente